Erfaring med teknologierne nedenfor, samt flere andre.

FPGA leverandører

Større FPGA leverandører og værktøj fra disse:

• Intel (Altera)
• Xilinx
• Lattice

Arkitektur modellering

Opbygning af arkitektur modeller, baseret på matematiske beskrivelser og høj niveau design principper, således at den bedste arkitektur kan besluttes, og ressourceforbruget vurderes.

Ethernet og lignende pakkebaseret kommunikation

Arkitektur, design og implementering af systemer for standard og industrielt Ethernet og lignende pakke-baseret kommunikation, ved brug af SERDES teknologi og tilgængelige IP blokke eller specifik design, samt dekodning af trafikken i forskellige ISO lag og pakke inspektion.

Video-stream behandling

Matematiske operationer på højhastigheds video-streams, så som convolution matrix, konvertering ved brug af tabeller, alm- og bilinear-interpolation, samt perspektiv opretning.

CPU systemer

Embedded CPU design, implementering og interface, ved brug af forskellige bus-typer med forbindelse til design specifikke blokke.

DDR memory interface

Design og implementering af DDR memory interface, til forskellige DDR revisioner.  Disse interface kræver typisk brug af FPGA specifikke IP blokke, og PCB interface tilpasninger for at pålidelige operation ved høj hastighed.

Asynkront design og Clock-Domain-Crossing (CDC)

Asynkront design og implementering af Clock-Domain-Crossing (CDC) udgør typisk en mindre del af den samlede designopgave, men resulterer ofte i problemer og fejl, som er svære at finde, hvis de ikke er designet korrekt.

Static Timing Analysis (STA) og timing closure

Timinganalyse af det endelige design er vigtigt for at sikre korrekt funktion for alle spændinger, temperaturer og leverede kredse.

Velfungerende design metodik

Brug af velfungerende design metodik giver typisk kortere designtid og færre fejl.

Højniveau verifikation

Højere kvalitet af verifikationen på kortere tid kan typisk opnås ved brug af højniveau verifikation med for eksempel testsamlinger, avancerede testbænke, selvkontrollerende tests, assertions, tilfældigt stimuli, og referencemodeller.

Automatisk synthesis og test kørsel

Kørsel af synthesis og test ved brug af scripts gør det lettere at gentage kørslen, og reducerer risikoen for menneskelige fejl :-)